Làm cách nào để giải quyết vấn đề EMI trong thiết kế PCB đa lớp?

Bạn có biết cách giải quyết vấn đề EMI khi thiết kế PCB nhiều lớp không?

Để tôi nói cho bạn biết!

Có nhiều cách để giải quyết vấn đề EMI.Các phương pháp triệt tiêu EMI hiện đại bao gồm: sử dụng lớp phủ triệt tiêu EMI, lựa chọn các bộ phận triệt tiêu EMI thích hợp và thiết kế mô phỏng EMI.Dựa trên cách bố trí PCB cơ bản nhất, bài báo này thảo luận về chức năng của ngăn xếp PCB trong việc kiểm soát bức xạ EMI và kỹ năng thiết kế PCB.

xe buýt điện

Bước nhảy điện áp đầu ra của IC có thể được tăng tốc bằng cách đặt điện dung thích hợp gần chân nguồn của IC.Tuy nhiên, đây không phải là kết thúc của vấn đề.Do đáp ứng tần số hạn chế của tụ điện, tụ điện không thể tạo ra công suất hài cần thiết để điều khiển đầu ra IC một cách rõ ràng trong dải tần số đầy đủ.Ngoài ra, điện áp tạm thời được hình thành trên bus nguồn sẽ gây ra sụt áp ở cả hai đầu cuộn cảm của đường dẫn tách rời.Các điện áp nhất thời này là các nguồn gây nhiễu EMI ở chế độ chung chính.Làm thế nào chúng ta có thể giải quyết những vấn đề này?

Trong trường hợp IC trên bảng mạch của chúng tôi, lớp năng lượng xung quanh IC có thể được coi là một tụ điện tần số cao tốt, có thể thu năng lượng bị rò rỉ bởi tụ điện rời rạc, cung cấp năng lượng tần số cao cho đầu ra sạch.Ngoài ra, độ tự cảm của một lớp năng lượng tốt là nhỏ, do đó tín hiệu nhất thời được tổng hợp bởi cuộn cảm cũng nhỏ, do đó làm giảm EMI chế độ chung.

Tất nhiên, kết nối giữa lớp cấp nguồn và chân cấp nguồn IC phải càng ngắn càng tốt, vì cạnh tăng của tín hiệu số ngày càng nhanh hơn.Tốt hơn là kết nối nó trực tiếp với miếng đệm nơi đặt chân nguồn IC, điều này cần được thảo luận riêng.

Để kiểm soát EMI ở chế độ chung, lớp nguồn phải là một cặp lớp nguồn được thiết kế tốt để giúp tách rời và có độ tự cảm đủ thấp.Một số người có thể hỏi, nó tốt như thế nào?Câu trả lời phụ thuộc vào lớp nguồn, vật liệu giữa các lớp và tần số hoạt động (nghĩa là một hàm của thời gian tăng IC).Nói chung, khoảng cách của các lớp nguồn là 6 triệu và lớp xen kẽ là vật liệu FR4, do đó, điện dung tương đương trên mỗi inch vuông của lớp nguồn là khoảng 75pF.Rõ ràng, khoảng cách giữa các lớp càng nhỏ thì điện dung càng lớn.

Không có nhiều thiết bị có thời gian tăng trong khoảng 100-300ps, nhưng theo tốc độ phát triển của IC hiện nay, các thiết bị có thời gian tăng trong khoảng 100-300ps sẽ chiếm tỷ lệ cao.Đối với các mạch có thời gian tăng từ 100 đến 300 PS, khoảng cách lớp 3 triệu không còn áp dụng cho hầu hết các ứng dụng.Khi đó, cần áp dụng công nghệ tách lớp với khoảng cách giữa các lớp nhỏ hơn 1 triệu và thay thế vật liệu điện môi FR4 bằng vật liệu có hằng số điện môi cao.Giờ đây, gốm và nhựa trong chậu có thể đáp ứng các yêu cầu thiết kế của mạch thời gian tăng 100 đến 300 ps.

Mặc dù các vật liệu và phương pháp mới có thể được sử dụng trong tương lai, nhưng các mạch thời gian tăng từ 1 đến 3 ns thông thường, khoảng cách giữa các lớp từ 3 đến 6 triệu và vật liệu điện môi FR4 thường đủ để xử lý các sóng hài cao cấp và tạo ra các tín hiệu nhất thời đủ thấp, đó là , EMI ở chế độ chung có thể giảm xuống rất thấp.Trong bài báo này, ví dụ thiết kế của xếp lớp PCB được đưa ra và khoảng cách giữa các lớp được giả định là từ 3 đến 6 triệu.

che chắn điện từ

Từ quan điểm định tuyến tín hiệu, một chiến lược phân lớp tốt nên đặt tất cả các dấu vết tín hiệu trong một hoặc nhiều lớp, bên cạnh lớp năng lượng hoặc mặt phẳng nối đất.Đối với nguồn điện, một chiến lược phân lớp tốt phải là lớp nguồn tiếp giáp với mặt đất và khoảng cách giữa lớp nguồn và mặt đất phải càng nhỏ càng tốt, đó là cái mà chúng ta gọi là chiến lược “phân lớp”.

ngăn xếp PCB

Loại chiến lược xếp chồng nào có thể giúp che chắn và triệt tiêu EMI?Sơ đồ xếp chồng theo lớp sau đây giả định rằng dòng điện cấp nguồn chạy trên một lớp và điện áp đơn hoặc nhiều điện áp đó được phân phối ở các phần khác nhau của cùng một lớp.Trường hợp nhiều tầng quyền lực sẽ được thảo luận sau.

tấm 4 lớp

Có một số vấn đề tiềm ẩn trong việc thiết kế các tấm laminate 4 lớp.Trước hết, ngay cả khi lớp tín hiệu ở lớp ngoài và mặt phẳng nguồn và mặt đất ở lớp bên trong, khoảng cách giữa lớp nguồn và mặt phẳng mặt đất vẫn quá lớn.

Nếu yêu cầu về chi phí là ưu tiên hàng đầu, thì có thể xem xét hai lựa chọn thay thế sau cho ván 4 lớp truyền thống.Cả hai đều có thể cải thiện hiệu suất khử EMI, nhưng chúng chỉ phù hợp với trường hợp mật độ của các thành phần trên bo mạch đủ thấp và có đủ diện tích xung quanh các thành phần (để đặt lớp phủ đồng cần thiết cho nguồn điện).

Đầu tiên là chương trình ưa thích.Các lớp bên ngoài của PCB là tất cả các lớp và hai lớp ở giữa là các lớp tín hiệu / nguồn.Nguồn cấp trên lớp tín hiệu được định tuyến với các đường rộng, làm cho trở kháng đường dẫn của dòng điện cấp nguồn thấp và trở kháng của đường dẫn vi dải tín hiệu thấp.Từ góc độ kiểm soát EMI, đây là cấu trúc PCB 4 lớp tốt nhất hiện có.Trong sơ đồ thứ hai, lớp bên ngoài mang nguồn và nối đất, và hai lớp ở giữa mang tín hiệu.So với bảng 4 lớp truyền thống, cải tiến của sơ đồ này nhỏ hơn và trở kháng giữa các lớp không tốt bằng bảng 4 lớp truyền thống.

Nếu trở kháng dây được kiểm soát, sơ đồ xếp chồng ở trên phải rất cẩn thận để đặt dây dưới đảo đồng của nguồn điện và nối đất.Ngoài ra, đảo đồng trên nguồn điện hoặc tầng nên được kết nối với nhau càng nhiều càng tốt để đảm bảo kết nối giữa DC và tần số thấp.

tấm 6 lớp

Nếu mật độ linh kiện trên tấm 4 lớp lớn thì tấm 6 lớp tốt hơn.Tuy nhiên, hiệu ứng che chắn của một số sơ đồ xếp chồng trong thiết kế bảng 6 lớp là không đủ tốt và tín hiệu nhất thời của bus điện không bị giảm.Hai ví dụ được thảo luận dưới đây.

Trong trường hợp đầu tiên, nguồn điện và mặt đất được đặt tương ứng ở lớp thứ hai và thứ năm.Do trở kháng cao của nguồn điện mạ đồng, rất bất lợi khi kiểm soát bức xạ EMI chế độ chung.Tuy nhiên, từ quan điểm kiểm soát trở kháng tín hiệu, phương pháp này là rất chính xác.

Trong ví dụ thứ hai, nguồn điện và mặt đất được đặt tương ứng ở lớp thứ ba và thứ tư.Thiết kế này giải quyết vấn đề trở kháng mạ đồng của nguồn điện.Do hiệu suất che chắn điện từ kém của lớp 1 và lớp 6, EMI của chế độ vi sai tăng lên.Nếu số lượng đường tín hiệu trên hai lớp bên ngoài là ít nhất và chiều dài của các đường rất ngắn (dưới 1/20 bước sóng sóng hài cao nhất của tín hiệu), thiết kế có thể giải quyết vấn đề EMI chế độ vi sai.Kết quả cho thấy rằng việc triệt tiêu EMI ở chế độ vi sai đặc biệt tốt khi lớp ngoài được lấp đầy bằng đồng và vùng phủ đồng được nối đất (cứ sau 1/20 khoảng thời gian bước sóng).Như đã đề cập ở trên, đồng sẽ được đặt


Thời gian đăng bài: Jul-29-2020